SEMICONDUCTOR DEVICE

Patent Number:

JP1071162

Publication date:

1989-03-16

Inventor(s):

WATANABE MASAYUKI; others: 02

Applicant(s)::

HITACHI LTD; others: 01

Requested Patent:

□ JP1071162

Application Number: JP19870226307 19870911

Priority Number(s):

IPC Classification: H01L23/52; H01L21/60

EC Classification:

Equivalents:

JP2642359B2

Abstract

PURPOSE:To assure high density packaging together with the improvement of reliability by superimposing on a substrate two or more of tape carrier packages, each of which is modified to realize the superimposed packaging of tape carrier packages.

CONSTITUTION:A upper tape carrier package 8a is one having a lead pattern 2 shown by A and a lower tape carrier package 8b is one having a lead pattern 2 shown by B. In A, a upper right end leads 2a are disposed in parallel to the remaining leads 2b. In B, the upper right end leads 2a are bent at a right angle, the packages 8a, 8b are superimposed on a packaging substrate 9, for packaging thereof. This improves packaging density compared with a situation where the packages 8a, 8b are provided in parallel to each other. Hereby, reliability is improved.

Data supplied from the esp@cenet database - 12

40 特許出願公開

母公開特許公報(A) 昭64-71162

Mint Cl.

識別記号

庁内整理番号

49公開 昭和64年(1989)3月16日

H 01 L 23/52 21/60

C - 8728 - 5FR-6918-5F

審査請求 未請求 発明の数 1 (全5頁)

39発明の名称 半導体装置

> 到特 顧 昭62-226307

母出 昭62(1987)9月11日

行 79発 明 者 渡 辺

千葉県茂原市早野3681番地 日立デバイスエンジニアリン グ株式会社内

登発 明 者 땁 野 利 夫 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

昭 72発 明 考 息 五 罴

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

の出 顋 株式会社日立製作所 人

東京都千代田区神田駿河台4丁目6番地

頭 人 日立デバイスエンジニ 砂出

千葉県茂原市早野3681番地

アリング株式会社

外1名 ②代 理 人 弁理士 小川 勝男

> 嘅 281

1. 発明の名称 半導体装置

2. 特許請求の範囲

- 1. 各リードパターンの一部を当該テープキャリ アパッケージの重ね実装が可能なように変更し た二以上のテープキャリアバッケージを、突装 用蓄板上に重ね実装して成ることを特徴とする 半導体基度。
- 2. 変更したリードパターンの一部が、テープキ ャリアパッケージ内チップセレクト信号用のり ードである。特許請求の範囲第1項記載の半導 体等量。
- 3. 発明の辨認な説明

[産業上の利用分野]

本発明はテープキャリアの重ね実施技術に関す **5**.

〔従来の技術〕

半導体素子の組込技術の一つに、テーブキャリ ア方式がある。この方式は、フィルムキャリアあ

るいはTAB(Tape Automated Bonding)方式 などとも称されている。この方式は、長尺のスプ ロケットホール(パーフォレーションホール)付 きの樹脂製テープに半導体素子を連続的に組込ん でいく方法で、当該テーブキャリアは半導体業子 (ナップ)の電板配量に合せたリードパターンが。 スプロケットホールとデパイスホールを持つ樹脂 フィルム上に形成されたもので、例えば、接効調 付きポリイミドフィルムを通宜幅にスリットし、 それに送り用のスプロケットホールとチップを組 込みするためのデバイスホールとをパンチングし、 網箔をラミネートし、ホトレジスト技術、エッチ ング技術を用いて所望のリードパメーンを形成す る工程を経て製せられる。

なお、当数テープキャリアについて述べた文献 の例としては、マックグロウーヒルブックカンパ ユージャベン (Mc Graw-Hill Book Company Japan)社刊1983年コピーライト「VLSI TECHNOLOGY」 p 558 があげられる。

[発明が解決しようとする問題点]

しかるに、従来のテーブキャリアに合っては、 1品種 I レイアウトとなっており、同じリードパ メーンを持っているために同品種のテーブキャリ アを重ねて実装用基板に実装することができない。 そのため、高密度に実装しようとしたら、実装 用基板上に同品種のテーブキャリアと並べて配数

用基板上に同品種のテープキャリアと並べて配数 することが必要となり、プリント配線基板などの 実装用基板表面の配線を複雑化させ、斯線なども 生じ易くなり、その信頼性を低下させることになる。

本発明はかかる従来技術の有する欠点を解析することのできる技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

[問題点を解決するための手段]

本裏において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では、同一種の複数のテープキャリアに

並行に設けられているのに対し、第1図回では、 図示上右端のリード2 aが、直角に折れ曲った形 となっている。このデペイスホール1内には、図 示していないが半導体業子が組込みされ、第1図 (A)では図示上右端のリード2 aが当該デパイスホール1内に組込した半導体業子(チップ)のチップセレクト信号用のリードとなっており、また、 第1図回では上右端の直角に折れ曲ったリード 2 aが間機にチップセレクト信号用のリードとなっている。

第1図(Qは、このように各リードパターン2の一部リード2 a を変更したテープキャリアを重ね 実養した様子を概念的に示したもので、図示上右 端部のリード2 a は、重ね実装された上部のテァ プの当該テァブセレクト信号の入出力をつかさど り、また、図示上右端部のリード2 a に顕接した リード2 a は、重ね実装された下部のテァブの当 該チァブセレクト信号の入出力をつかさどるよう になっている。

他のリード2bは、各チップに共通の入出力端

おいて、各テーブキャリナの各リードバターンの 一部を変更したものを用意する。この変更は、例 えばチェブセレクト信号のリードのみとする。そ して、このようにリードバターンの一部が変更されたテーブキャリアを実益用基板に重ね実装する。 【作用】

上記のように、食ね実装しようとするテープキャリアの各リードバターンの一部は立ね実装可能なように変更されているので、テープキャリアの食ね実装が可能で、そのため高密度実装が可能で、記録も簡略化され、信頼性も向上させることができる。

〔実施务〕

次に、本発明の契施例を図面に基づき説明する。 第1回は本発明の実施例を示す原理図で、プラ ステックフィルムテーブに穿設されたデバイスホ ール1内には当該フィルムテーブ上に形成された リードパターン2の一部が突出している。また、 当該リードパターン2のうち、図示上右端のリー ド2aが、第1図(A)では喪りのリード2bに対し

子となっている。第2回は、第1回A)のテープキャリアの詳細を示したもので、また、第3回は第 1回OB)のテープキャリアの詳細を示す。

これら図に示すように、ブラスチックフィルムテープ3の両端部には、当該テープ3の送りおよび位置合せ用の複数のスプロケットホール4が通宜関係を置いて孔数され、また、当該テープ3の中央部には半導体象子を組込むためのデパイスホール1のにサードパターン2の先端部に、図示のようにチップ5をフェイスダウンポンディング(ギャングポンディング)により接合する。

この接合は、チップ5の電極部にパンプ6を形成して、熱圧潜法により行われるが、リードパターン2 側にパンプ6を形成して同様に行ってもよい。当該チップ5のポンディンク(インナーリードポンディンク) 様に、第4 図断面図に示すように、對止樹脂をポッティングして樹脂割止部7を形成して對止を行なう。

このように対止されたナーブキャリアパッケー

ジ8を、第5図に示すように実装用蓄板9上に重 ね実装する。

第5図にて、上部テーブキャリアバッケージ8a は、第1図(A)に示すリードバターン 2をもつテー ブキャリアバッケージで、また、下部テーブキャ リアバッケージ8 b は第1図(B)に示すリードバタ ーン 2 をもつテーブキャリアパッケージである。

本発明に使用されるブラスチックフィルムテーブは、例えばポリイミド系樹脂フィルムを通道幅にスリットされたものにより構成される。リードパターン2は、当該フィルムテーブ上に例えば網格をラミネートし、ホトレジスト技能やエッチング技術を用いて形成することができ、各テープキャリアパッケージ8 a , 8 b に応じてその一部レイアウトを変更するようにする。

半導体業子(チップ)5は、例えばシリコン単 結晶基板から成り、周知の技術によってこのチッ プ内には多数の回路素子が形成され、1つの回路 機能が与えられている。回路業子の具体例は、例 えばMOSトランジスタから成り、これらの回路

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その便旨を途脱しない範囲で推々変更可能であることはいうまでもない。

例えば、上記集施例ではテーブキャリアパッケージを実装用基板上に二個重ね実装する例を示したが、三個以上重ねることができ、場合により実 装用基板の両面にそれぞれ重ね実装することもできる。

[発明の効果]

本厳において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明によればテープキャリアにおいて高密度 実装を可能とし、配線上も有利で信頼性の向上し た半導体複数を提供することができた。

4. 図面の簡単な説明

平1 図W~IQはそれぞれ本発明の実施例を示す ば理図、 素子によって、例えば論理回路およびメモリの回 絡機能が形成されている。

パンプ 6 は、例えば金(Au)パンプによりは 成される。

到止に使用されるポッティング切断には、例えばエポキン樹脂を主体としたポッティング液が用いられる。

実装用基板 9 は、例えばブリント配線差板により構成される。

本発明によれば、上紀実施例に示すように、各リードペターン2の一部リード2 a を変更することにより、二値のテープキャリアパッケージ8 a 。 8 b を実装用基板9上に重ね実装することが可能となり、実装用表板9上に仮に当該テープキャリアペッケージ8 a 。 8 b を並設する場合に出して実施密度を両上させることができ、また、テープキャリアペッケージ8 a 。 8 b を並設する場合には配線も長く、複雑化するのに対し配線が短く、簡略化され、所載する網合も低減され、信頼性の向上に哲学する点大である。

第2 図は本発明の実施例を示す表部平面図、 第3 図は本発明の実施例を示す表部平面図、 第4 図は本発明の実施例を示す断面図、

第5回は本発明の実施例を示す断面図である。

1 …デバイスホール、2 … リードバターン、2a …変更リード、2 b …共通リード、3 …ブラスチックフィルムテープ、4 …スプロケットホール、 5 …半導体量子(チップ)、6 …パンプ、7 …樹 酸對止部、8,8 a,8 b …テープキャリアバッケーツ、9 …実装用益板。

代理人 并现士 小川 勝







